Karnaugh Map Solver (කාර්නෝ සිතියම් විසඳුම්කය) 🧠
Simplify Boolean logic expressions visually and generate Verilog code instantly.
How to Use / භාවිතා කරන ආකාරය
- Select Variables: 2, 3, හෝ 4 විචල්යයන් ප්රමාණය තෝරන්න.
- Generate Table: සත්යතා වගුව සාදා එහි F අගයන් (0, 1, X) වෙනස් කරන්න.
- Method: SOP (Sum of Products) හෝ POS (Product of Sums) තෝරන්න.
- Solve: "Generate K-Map and Solution" බොත්තම ඔබන්න.
- Analyze: "Group Details" මත මවුස් එක තබා K-Map එකේ කොටු බලාගන්න.
Truth Table (සත්යතා වගුව)
Tip: Click F values: 0 → 1 → X
Standard Canonical Form (සම්මත සමීකරණය)
F = Σm(...)
K-Map Grid (කාර්නෝ සිතියම)
Simplified Expression (සරල කළ සමීකරණය)
Word Format
Group Details & Analysis
Click or Hover over a group below to highlight it on the K-Map.
Circuit Implementation (පරිපථ නිර්මාණය)
Circuit will appear here...
Verilog Code
Grouping Theory (න්යාය) 📘
1. Pair (දෙකක කණ්ඩායමක්)
කොටු 2ක් එක් කළ විට විචල්යයන් 1ක් ඉවත් වේ.
2. Quad (හතරක කණ්ඩායමක්)
කොටු 4ක් එක් කළ විට විචල්යයන් 2ක් ඉවත් වේ.
3. Octet (අටක කණ්ඩායමක්)
කොටු 8ක් එක් කළ විට විචල්යයන් 3ක් ඉවත් වේ.
4. Wrap Around (දාරවලින් යා කිරීම)
සිතියමේ දාරවල ඇති කොටු එකිනෙක ගැටෙන සේ සලකා කාණ්ඩ කළ හැක.
Advanced Rules 🚀
1. Power of 2 Rule (2n)
කාණ්ඩයක සිටිය හැක්කේ කොටු 1, 2, 4, 8 හෝ 16ක් පමණි.
Illegal Group (වැරදියි):
කොටු 3ක කාණ්ඩ සෑදිය නොහැක!
2. Side Edge Wrap (දාරවලින් යා කිරීම)
වම් සහ දකුණු දාරවල ඇති කොටු යාබද වේ.
3. Corner Grouping (කොන් හතර)
කොන් 4ම එකිනෙක යා කර Quad එකක් සෑදිය හැක.
4. Top-Bottom Wrap
ඉහළ සහ පහළ දාරවල ඇති කොටු ද එකිනෙක යා කර "Pair" සෑදිය හැක.